„Intel“ 10 nm procesas: tai ne tik mikroschemų mastelio keitimas

Vakar pristatytų pranešimų cikle „Intel“ pateikė daug daugiau informacijos apie būsimą 10 nm procesą, skirtą pažangiems procesoriams gaminti, atskleidė naują 22 nm „FinFET“ procesą, skirtą mažesnės galios ir mažesnių sąnaudų įrenginiams, pasiūlė naują mikroschemų mazgų palyginimo metriką ir paprastai pastūmėjo idėja, kad "Moore'io įstatymas yra gyvas ir geras". Man labiausiai išsiskyrė mintis, kad net ir toliau perdirbėjais dirbsiu tankesnis , naujų proceso mazgų sudėtingumas ir kaina privers visiškai permąstyti, kaip lustai bus kuriami ateityje.

Markas Bohras, „Intel“ vyresnysis Bendradarbis Proceso architektūros ir integracijos direktorius, „Intel“ įprasta mintis apie tai, kaip ji vadovauja puslaidininkių pramonei procesų technologijos srityje. Pasak jo, „Intel“ ir toliau maždaug trejus metus vadovauja konkurentams, nors lustų liejyklos, tokios kaip „Samsung“ ir TSMC, pradeda rengti vadinamuosius 10 nm procesus iki „Intel“ 10 nm produktų pasirodymo metų pabaigoje. Bohras teigė, kad „Intel“ pristatė daugumą pagrindinių pramonės laimėjimų per pastaruosius 15 metų, įskaitant įtemptą silicį, aukšto svorio metalinius vartus ir „FinFET“ tranzistorius (kuriuos „Intel“ iš pradžių vadino „Tri-Gate“, nors nuo to laiko vėl pradėjo naudoti pramonės standartinį pavadinimą)..

Bohras teigė, kad mazgų skaičiai, kuriuos naudoja visi gamintojai, nebetenka prasmės, todėl paprašė atlikti naują matavimą, remiantis tranzistorių skaičiumi, padalytu iš ląstelių ploto, kai NAND ląstelės sudaro 60 procentų matavimo ir „Scan Flip-Flop“. 40 proc. Loginių elementų (aišku, jis nurodo ne į NAND atminties elementus, o į NAND arba „neigiamus IR“ loginius vartus). Tai leidžia jums išmatuoti tranzistorius viename kvadratiniame milimetre, o Boras parodė grafiką, atspindintį „Intel“ patobulinimus tokiu mastu: nuo 3, 3 milijonų tranzistorių / mm ² 45 nm aukštyje iki 37, 5 milijono tranzistorių / mm2 14 nm ilgio ir pereinant prie daugiau nei 100 milijonų tranzistorių. / mm ² ties 10 nm.

Per pastaruosius kelerius metus „Intel“ matavimų metu naudojo loginių elementų aukštį vartų ilgio ir kartos aukštyje, tačiau Boras teigė, kad tai nebėra visa „Intel“ pažanga. Jis teigė, kad ši priemonė išliko tinkamu santykiniu metodu palyginimas, bet nepateikė sunkaus numerio.

Bohas teigė, kad nors laikas tarp mazgų ilgėjo - „Intel“ nebepajėgia įvesti naujų mazgų kas dveji metai - kompanija sugeba pasiekti geresnį nei įprastą srities mastelį, kurį „Intel“ vadina „ hiper mastelio keitimas "Jis parodė diagramą, įrodančią, kad tiek 14 nm, tiek 10 nm Intel galėjo padaryti loginį plotą 37 procentais ankstesnio mazgo loginio ploto dydžio.

Bohas pažymėjo, kad kitos procesoriaus dalys, ypač statinė laisvosios kreipties atmintis ir įvesties-išvesties grandinės, nesitraukia tokiu pat greičiu kaip loginiai tranzistoriai. Viską sudėjęs, jis sakė, kad mastelio patobulinimai leis „Intel“ paimti mikroschemą, kuriai prireiktų 100 mm ^2, esant 45 nm, ir pagaminti lygiavertę mikroschemą, kurios storis būtų tik 7, 6 mm ^2, o bangos ilgis būtų 10 nm, darant prielaidą, kad funkcijos nesikeis. (Žinoma, realiame pasaulyje kiekviena sekanti kartos) lustas prideda daugiau funkcijų.)

Stacy Smith, „Intel“ vykdomasis viceprezidentas gamybos, operacijų ir pardavimų klausimais, teigė, kad dėl to, nors tai trunka ilgiau tarp mazgų, dėl papildomo mastelio pakeitimų buvo padaryta tiek pat, kiek per metus, palyginti su ankstesniais dvejais metais. laikui bėgant suteikiama ritmas.

Rūta Brain, „Intel“ Bendradarbis „Interconnect“ technologijos ir integracijos direktorius, kalbėjo apie esamą bendrovės 14 nm technologiją, kuri buvo pradėta gaminti 2014 m., ir teigė, kad jos tankis yra panašus į 10 nm produktų, kuriuos kiti pradeda siųsti šiais metais.

Ji paaiškino, kaip šis procesas atsirado “ hiper mastelio keitimas ", iš dalies panaudodamas efektyvesnę daugialypio modeliavimo techniką, kad sukurtumėte tikslesnes funkcijas nei 80 ar daugiau linijų, kurias dabartiniai 193 nm panardinimo skaitytuvai gali sukurti vienu paspaudimu.„ Intel “teigė, kad naudodama technologiją, vadinamą„ savaime suderintu dvigubu modeliavimu “ „(SADP), o ne„ Litho-Etch-Litho-Etch “metodu, kurį naudoja kiti gamintojai, jis gali gauti tikslesnius ir nuoseklesnius rezultatus, kurie lemia geresnį derlių ir našumą.

Apskritai, „Brain“ teigė, kad naudoja hiper mastelis rezultatas yra 1, 4 karto daugiau vienetų už dolerį, nei leistų tradicinis mastelio keitimas, ir tai maždaug atitiktų „Intel“ sutaupytų lėšų ekvivalentą, jei pramonė būtų perėjusi nuo 300 mm iki 450 mm silicio plokštelių (jungiklis, kuris buvo plačiai naudojamas aptarė, bet panašu, kad kol kas buvo atsisakyta).

Kaizad Mistry, įmonės viceprezidentas ir logikos technologijų plėtros direktorius, paaiškino, kaip hiper mastelis metodai yra naudojami 10 nm, ir pateikė daugiau informacijos apie įmonės 10 nm procesą, kurį jis apibūdino kaip „pilnos kartos į priekį“ kitas 10 nm technologijas. Apskritai jis teigė, kad 10 nm mazgas pagerins 25 procentų našumą ta pačia galia arba beveik 50 procentų sumažins galią tuo pačiu našumu, palyginti su 14 nm mazgu.

Mistry apibūdino „Intel“ procesą kaip naudojamą 54 nm vartų ilgį ir 272 nm elemento aukštį, taip pat 34 nm smailų žingsnį ir mažiausiai 36 nm metalo žingsnį. Iš esmės, jis sakė, kad tai reiškia, kad turite pelekus, kurie yra 25 procentais aukštesni ir 25 procentais artimesni nei 14 nm atstumu. Iš dalies, pasak jo, tai buvo padaryta naudojant „savaime suderintą keturračių modeliavimą“, vykstant procesui, kurį „Intel“ sukūrė 14 nm ilgio daugiaformačiam modeliavimui, ir pratęsiant jį dar labiau, savo ruožtu įgalinant mažesnes funkcijas. (Bet norėčiau pastebėti, kad tai rodo, jog vartų žingsnis nėra keičiamas taip greitai, kaip ankstesnėse kartose.)

Du nauji hiper mastelio keitimas pažangą taip pat padėjo jis, sakė jis. Pirmasis iš jų yra „kontaktas aktyvus vartai “, o tai reiškia, kad vieta, kur vartai kerta a fin sukurti tranzistorių dabar yra tiesiai virš viršaus, o ne tiesiai po juo. Jis sakė, kad tai suteikė dar 10 procentų teritorijos mastelį virš skalės masto. Antroji technika, kuri, pasak Mistikos, buvo naudojama anksčiau, bet nebuvo naudojama su „FinFET“ tranzistoriais, vadinama „vienkartiniais durimis“. Pasak jo, 14 nm kartoje „Intel“ tranzistoriai turėjo pilnus „tuščius vartus“ kiekvienos logikos elemento krašte; 10 min, tačiau Mistry sakė, kad kiekviename krašte yra tik pusė tuščių vartų. Jis sakė, kad dar 20 procentų efektyvi ploto didinimo nauda, ​​sakė jis.

Ministras teigė, kad šie metodai leidžia 2, 7 karto padidinti tranzistoriaus tankį ir suteikia įmonei galimybę pagaminti daugiau nei 100 milijonų tranzistorių kvadratiniame milimetre.

Ministerija taip pat leido suprasti, kad, kaip ir 14 nm, ilgėjantis laiko tarp proceso mazgų skaičius leido įmonei kiekvienais metais po truputį patobulinti kiekvieną mazgą. Ministerija bendrais bruožais aprašė dviejų papildomų 10 nm gamybos mazgų planus, kurių našumas būtų geresnis. (Man pasirodė įdomu ir šiek tiek nerimą kelia.) Nors šios diagramos rodo 10 nm mazgus, kuriems aiškiai reikalinga mažiau energijos nei 14 nm mazgų, jie rodo, kad pirmieji 10 nm mazgai nepasiūlys tiek našumo, kiek naujausi 14 nm.

Jis sakė, kad 10nm ++ procesas užtikrins papildomą 15 procentų geresnį našumą esant ta pačiai galiai arba 30 procentų mažesnę galią tuo pačiu našumui palyginti su originaliu 10nm procesu.

Vėliau kliento ir IoT verslo bei sistemų architektūros grupės prezidentė Murthy Renduchintala buvo aiškesnė ir teigė, kad pagrindinių produktų tikslas - kasmet pagerinti produkto kokybę daugiau nei 15 procentų, remiantis „metine produkto kadencija“.

Bohas grįžo aprašyti naujo proceso, vadinamo 22 FFL, reiškiančio 22 nm apdorojimą, naudojant mažo nutekėjimo „FinFET“. Jis sakė, kad šis procesas leidžia iki 100 kartų sumažinti energijos nutekėjimą, palyginti su įprastu plokštumu technologija, ir turėtų aukštesnis tankis nei bet kuris kitas 22 nm procesas kartu su didesnio našumo FinFET galimybe. Įdomu tai, kad lusto dizainas gali naudoti dviejų skirtingų tipų tranzistorius per vieną lustą; didelio našumo tranzistoriai, tokie kaip aplikacijų apdorojimas, ir mažo nuotėkio tranzistoriai, skirti visada įjungtoms grandinėms.

Tai gali būti sukurta konkuruoti su kitais 22 nm procesais, tokiais kaip „Global Foundries“ 22 nm FDX (silicio ant izoliatoriaus) procesas. Atrodo, kad idėja yra ta, kad eidami 22nm galite išvengti dvigubo modeliavimo ir papildomų išlaidų, kurių reikalauja griežtesni mazgai, tačiau vis tiek pasiekiate gerą našumą.

Renduchintala kalbėjo apie tai, kaip integruotų įrenginių gamintojas (IDM) - įmonė, kuri kuria ir procesorius, ir juos gamina - turi „Intel“ pranašumą - „sintezę tarp proceso technologijos ir gaminio kūrimo“. Jis sakė, kad bendrovė gali pasirinkti iš kelių tipų IP ir proceso metodų, įskaitant tranzistorių, kurie tinka kiekvienai jos daliai, pasirinkimą.

Man įdomiausia buvo jo diskusija apie tai, kaip procesoriaus dizainas perėjo nuo tradicinio monolitinio šerdies prie „maišyti ir suderinti“ dizaino. Heterogeninių branduolių idėja nėra nieko naujo, tačiau idėja turėti skirtingas procesoriaus dalis, pastatytas ant štampų, naudojant skirtingus procesus, sujungtus kartu, galėtų būti didelis pokytis.

Tai įgalinęs įterptasis kelių jungčių tiltas (EMIB), kurį „Intel“ pradėjo pristatyti naudodamas naujausias „Stratix 10 FPGA“ technologijas ir aptarė naudojimą būsimuose „Xeon“ serverio produktuose savo naujausioje investuotojų dieną.

Renduchintala aprašė ateities pasaulį, kuriame procesorius gali turėti procesoriaus ir GPU branduolius, pagamintus naujausiuose ir tankiausiuose procesuose, tokiems dalykams kaip IO komponentai ir komunikacijos, kurie ne tiek naudos, kiek padidėjęs tankis. apie ankstesnį procesą ir kitus dalykus dar senesniuose mazguose. Visi šie štampai būtų sujungti naudojant šį EMIB tiltą, kuris leidžia greičiau prisijungti nei tradiciniai kelių lustų paketai, tačiau yra pigesni, palyginti su silicio interporatoriaus naudojimu.

Jei visi šie dalykai pasiteisins, visa naujų procesorių sistema gali pasikeisti. Nuo to laiko, kai kas porą metų įsigijome visiškai naują procesorių, galime žengti link pasaulis tai apima daug laipsniškesnį proceso technologijos keitimą tik lusto dalyse. Tai taip pat atveria galimybę pridėti dar daug dalykų prie paties lusto, pradedant daugiau IO komponentai, į įvairių rūšių atmintį. Ilgainiui tai gali reikšti didelius lustų ir jų naudojamų sistemų veikimo pokyčius.

Michaelas J. Milleris yra vyriausiasis informacijos pareigūnas privačioje investicinėje įmonėje „Ziff Brothers Investments“. Milleris, kuris nuo 1991 m. Iki 2005 m. Buvo „ PC Magazine“ vyriausiasis redaktorius , rašo šį tinklaraštį PCMag.com, kad pasidalytų savo mintimis apie su kompiuteriu susijusius produktus. Šiame tinklaraštyje nesiūloma jokių patarimų dėl investavimo. Visos pareigos yra atmestos. „Milleris“ dirba atskirai privačiai investicinei įmonei, kuri bet kada gali investuoti į įmones, kurių produktai aptariami šiame tinklaraštyje, ir nebus atskleidžiami vertybinių popierių sandoriai.