Video: Intel: The Making of a Chip with 22nm/3D Transistors | Intel (Lapkritis 2024)
Praėjusią savaitę vykusiame „Intel“ kūrėjų forume keletas „Intel“ inžinierių atskleidė daug daugiau techninės informacijos apie „Core M“ procesorių, bendrą „Broadwell“ mikroarchitektūrą ir 14 nm procesą, kuriuo jis grindžiamas.
Vyriausiasis inžinierius ir CPU vyriausiasis architektas Srinivas Chennupaty paaiškino, kad nors Broadwellas yra „varnelė“ Intel „pažymėjimo / paleidimo“ ritme (tai reiškia, kad tai pirmiausia yra procesas, susitraukiantis iki 14 nm), Broadwello mikroarchitektūra buvo išplėsta iš Haswello architektūros. naudojami dabartiniuose 22 nm gaminiuose. Nors didžioji dalis pristatymo buvo skirta mažos galios „Core M“ versijai, skirtai planšetiniams kompiuteriams, 2-in-1s ir be ventiliatoriaus sukurtiems ultra knygoms, jis pažymėjo, kad ši architektūra turi palaikyti platų produktų asortimentą nuo planšetinių kompiuterių iki „Xeon“ serverių.
Apskritai, jo teigimu, visa architektūra buvo sukurta geresniam dinaminiam energijos ir šilumos valdymui, sumažinus „System-on-Chip“ (SoC) laisvosios jėgos galią ir padidinus dinaminį veikimo diapazoną, leidžiančią jai dirbti platesniame galios diapazone. Štai kodėl „Core M“ versija, kuri sumažėja iki 4, 5 vatų bendrosios galios, veikia be ventiliatorių.
Iš dalies to priežastis yra patobulintas energijos valdymas pačiame branduolyje, pavyzdžiui, tokiu būdu, kuriuo jis gali prisitaikyti prie įvairių galios būsenų, kad prireikus jis vis tiek galėtų „padidinti turbo“, neperkaitindamas procesoriaus, ir turi padidintą visiškai integruotą įtampą. reguliatorius (FIVR), skirtas įtampai keisti taip, kad būtų stebimas maksimalus poreikis ir pagerėtų našumas maža galia. Tai taip pat siūlo geresnį viso sprendimo, įskaitant atskirą platformos valdiklio stebulę (PCH) ar mikroschemų rinkinį, stebėjimą, kad PCH savo ruožtu galėtų paleisti prijungtų funkcijų energiją, leidžiančią nuorodoms pereiti į mažos galios būsenas tokiems dalykams kaip SATA diskai., „PCI Express“ ir USB. Jis turi aktyvų odos temperatūros valdymą, todėl lustas pats gali stebėti savo temperatūrą ir atitinkamai koreguoti energijos naudojimą.
Pati mikroarchitektūra tuo pačiu dažniu gali gauti daugiau našumo nei ankstesnė „Haswell“ karta dėl tokių savybių kaip didesnis neplanuotas planavimo įrenginys, patobulintas adreso numatymas ir patobulinti vektorių ir slankiojo kablelio skaičiavimai.
Apskritai, pasak jo, nors šios kartos vienos sriegio instrukcijos per ciklą buvo tik šiek tiek padidėjusios, visa tai priduria, kad per pastaruosius 7 metus vieno sriegio našumas padidėja 50% tokiu pat greičiu.
Kiti pakeitimai apima naujas kriptografijos ir saugos instrukcijas, geresnį stebėjimą ir kai kuriuos ankstesnės kartos operacijų atminties plėtinių (žinomų kaip TSX arba Transactional Synchronization Extensions) ir Virtualizacijos komandų (VT-x) patobulinimus.
„PCH“ mikroschemų rinkinys, pridedamas prie „Core M“, yra žinomas kaip PCH-LP ir iš tikrųjų gaminamas 22 nm proceso metu. Tai buvo suprojektuota sunaudoti apie 25% mažiau energijos dirbant tuščiąja eiga ir sumažinti aktyviąją galią maždaug 20%. Tai taip pat apima patobulinimus garso ir „PCI Express“ saugyklose.
Apskritai, pasak jo, pakeitimai įgalina dvigubai sumažinti galią, nei galima būtų tikėtis iš tradicinio proceso mastelio, kartu su patobulintomis vieno sriegio instrukcijomis už valandą ir vektorių našumu.
Panašūs patobulinimai buvo pritaikyti ir grafikoje, sako vyriausiasis inžinierius ir grafikos architektas Aditya Sreenivas. Vėlgi, tikslas buvo padidinti našumą / vatus, tokius kaip geresnės dinaminės galios ir nuotėkio charakteristikos, optimizuojančios žemesnės įtampos veikimą; ir mikroarchitektūros patobulinimai, siekiant sumažinti dinaminę galią. Jis atkreipė dėmesį, kad šis įrenginys taip pat skirtas veikti ir esant 6 ir 10 vatų, galbūt užsimenant apie naujas versijas.
Pati tikroji grafikos architektūra atrodo panaši į ankstesnę versiją, tačiau „Core M“ diegimui naudojama GT2 versija padidėjo nuo 20 iki 24 vykdymo vienetų, suskirstytų į tris „dalinius egzempliorius“, kiekviename po 8 ES. (Kitoje diskusijoje „Intel“ inžinierius, sutelkęs dėmesį į skaičiavimo architektūrą, pateikė grafikos variantų su 12 ir 48 ES pavyzdžiais, siūlydamas būsimas versijas.)
Vienas svarbus skirtumas yra tas, kad ši versija palaiko „Direct X 11.2“, yra parengta DX12 ir palaiko „Open GL 4.3“ ir „Open CL 2.0“. Tai turėtų reikšti, kad beveik visi žaidimai ir programos turėtų veikti su čia esančia grafika, nors nebūtinai tokiu greičiu, kokį matytumėte diskrečiame grafikos mikroschemoje. Bet iš viso dėl šių pakeitimų kai kuriais atvejais grafikos našumas gali pagerėti 40%, palyginti su ankstesne „Haswell-Y“ serija.
Kitas didelis pakeitimas yra bendrosios virtualiosios atminties (SVM) palaikymas naudojant „OpenCL“, leidžiant skaičiuoti ir CPU, ir GPU komponentus. Atrodo, kad tai iš esmės yra ta pati sąvoka kaip heterogeninės sistemos architektūra (HSA), kurią pastūmėjo AMD ir kiti.
Pasak „Intel“ bendradarbio ir vyriausiojo žiniasklaidos architekto Hong Jiango, naujojoje architektūroje taip pat yra tam tikrų patobulintų žiniasklaidos funkcijų. Jis sakė, kad lustas leidžia tokiems dalykams kaip „Intel Quick Sync“ vaizdo įrašus ir vaizdo įrašus perkoduoti „dvigubai greičiau“ nei ankstesnę versiją, o jų kokybė yra geresnė. Be to, dabar jis palaiko VP8 dekodavimą, taip pat AVC, VC-1, MPEG2 ir MVC vaizdo įrašams; JPEG ir Motion JPEG dekodavimas vaizdo konferencijoms ir skaitmeninei fotografijai; ir GPU pagreitintas HEVC dekodavimas ir kodavimas iki 4K 30 kadrų per sekundę. Šie pakeitimai turėtų leisti ne tik leisti 4K vaizdo įrašus, bet ir leisti „Full HD“ vaizdo įrašą atkurti 25% ilgiau.
14 nm proceso technologija
Nors „Intel“ anksčiau suteikė daug informacijos apie 14 nm procesų technologijas, Markas Bohras, „Intel“ vyresnysis bendradarbis, „Logic Technology Development“, ėjo per naująjį procesą ir pasidalino daugiau informacijos.
"Bent jau" Intel "Moore'io įstatymas tęsiasi", - sakė jis, rodydamas skaidrę, rodančią, kad "Intel" metų metus kiekvienos kartos vidutinis tranzistorių mastelis buvo 0, 7x ir kad jis tai ir toliau daro. (Atminkite, kad jei mastelis bus abiejose dimensijose, gautumėte naują tranzistorių, kurio dydis būtų maždaug 50% didesnis nei ankstesnės kartos. Būtent tai Moore'o įstatymas prognozuoja.)
Jis papasakojo, kaip tai buvo antroji „Intel“ kartos „Tri-Gate“ tranzistoriuose po 22 nm įvedimo („Intel“ naudoja terminą „Tri-Gate“, kad apimtų tranzistorius, kur kanalas iškeltas virš substrato, pavyzdžiui, pelekų, ir valdymą. apvyniojamas aplink visas tris puses, struktūrą, kurią dauguma pramonės įmonių vadina „FinFET“ tranzistoriais). Jis pažymėjo, kad atstumas tarp pelekų sumažėjo nuo 60 nm iki 42 nm, pereinant prie naujo proceso; pelekų aukštis padidėjo nuo 34nm iki 42nm. (Aukščiau esančioje skaidrėje „aukštos k dielektrikas“ yra geltonos spalvos; metalinis vartų elektrodas yra mėlynos spalvos, naudojant aukštųjų k / metalinių vartų dizainą, kurį „Intel“ naudoja nuo savo 45 nm mazgo.)
Jis sakė, kad 14 nm kartoje mažiausias kritinis matmuo buvo trijų vartų briaunos plotis, kuris buvo apie 8 nm, o kiti kritiniai matmenys svyravo nuo 10 nm iki 42 nm (atstumui tarp pelekų žingsnio centro iki centro kito fino pikio). Jis pažymėjo, kad tranzistoriai dažnai daromi su keliomis briaunomis, o sumažinus pelekų skaičių tranzistoriuje, padidėja tankis ir mažesnė talpa.
Pasak jo, šios kartos metu fino žingsnis sumažėjo.7x (nuo 60 iki 42 nm), vartų žingsnis -.87x (nuo 90 iki 70 nm), o sujungimo žingsnis -.65x (nuo 80 iki 52 nm), todėl bendras vidurkis aplink istorinį.7x vidurkį. Kitas būdas pažvelgti į jį, jo teigimu, buvo padauginti vartų žingsnį ir metalinį žingsnį, o ten, jo teigimu, „Intel“ pasiekė 0, 53 vertės loginį srities mastelį, kuris, jo teigimu, buvo geresnis nei įprasta. (Be to, aš taip pat susidomėjau, kad „Bohr“ skaidrėse buvo parodytas „Core M“ procesorius su 1, 9 milijardo tranzistorių, kurių dydžiai 82 mm2, palyginti su 1, 3 milijardų, kuriuos turi oficiali schema; „Intel PR“ pripažino klaidą ir teigė, kad 1, 3 milijardo yra teisinga figūra.)
Nagrinėdamas vieno tranzistoriaus kainą, Boras sutiko, kad pagaminto silicio plokštelės kaina didėja dėl papildomų maskavimo etapų - kai kuriems sluoksniams dabar reikia dvigubo ir net trigubo modelio. Bet jis sakė, kad kadangi 14 nm mazgas pasiekia geriau nei įprasta srities mastelio keitimas, jis išlaiko normalias tranzistoriaus sumažinimo sąnaudas.
Iš tiesų jis parodė diagramas, kuriose nurodoma, kad „Intel“ tikisi, kad toks sumažinimas išliks ir ateityje. Ir jis toliau teigė, kad pakeitimai lemia mažesnį nuotėkį ir didesnį našumą, taigi pagerėja našumas vatui, kuris, jo teigimu, pagerėjo 1, 6 karto per kartą.
Jis pažymėjo, kad pereidamas iš „Haswell-Y“ į „Core M“, „Intel“ būtų turėjęs antspaudą, kuris būtų 0, 51x didesnis už ankstesnio lusto dydį, jei jis būtų neutralus funkcijoms; Anot jo, „Core M“ su papildomomis funkcijomis, sukurtomis štampo srityje, buvo 0, 63x didesnis.
Bohras teigė, kad 14 nm ilgio produkcija yra pagaminta Oregone ir Arizonoje ir bus pradėta gaminti Airijoje kitų metų pradžioje. Jis taip pat sakė, kad nors anksčiau „Intel“ turėjo dvi tranzistorių versijas - aukštos įtampos ir ypač mažo nuotėkio -, jis dabar pasižymi savybių spektru nuo didelės galios iki daug mažesnės galios su skirtingais tranzistoriais, jungiamosiomis krūvomis ir kt.
Panašu, kad tai didžiąja dalimi yra „Intel“ pastūmimo į liejyklų erdvę dalis, kur ji gamina lustus kitoms bendrovėms. Iš tikrųjų liejyklų verslo generalinis direktorius Sunitas Rikhi pristatė Bohrą ir vėliau pasakė savo kalbą, parodydamas visas „Intel“ siūlomas galimybes. (Nors „Intel“ turi pažangias technologijas, jis neturi patirties gaminant mažos galios lustus, kuriuos turi tokie konkurentai kaip TSMC ir „Samsung“. Taigi jis pabrėžia savo pranašumą gaminant 14 nm galią.)
Kitas žingsnis ateis 10 nm, o Boras sako, kad dabar buvo „visiško vystymosi etapas“ ir kad jo „dienos darbas“ dirbo 7 nm procesą.
Jis sakė, kad yra labai suinteresuotas EUV (ekstremalių ultravioletinių spindulių litografija) dėl jo galimybių patobulinti mastelį ir supaprastinti proceso srautus, tačiau teigė, kad patikimumo ir gaminamumo požiūriu jis dar nėra paruoštas. Jis sakė, kad nei 14 nm, nei 10 nm mazgai šios technologijos nenaudoja, nors ir būtų norėjęs. Jis sakė, kad „Intel“ „nesileido į lažybas“ 7 nm ir gali gaminti lustus tame mazge be jo, nors, jo teigimu, su EUV bus geriau ir lengviau.
Boras teigė, kad perėjimas prie 450 mm plokštelių nuo 300 mm standarto, kurį dabar naudoja visa pramonė, padėtų sumažinti tranzistorių sąnaudas. Vis dėlto, pasak jo, viso įrankių rinkinio ir visiškai naujo modelio sukūrimas kainuoja labai brangiai ir tai priklausys nuo kelių didelių kompanijų, kurios bendradarbiaus, kad visa tai būtų padaryta. Jis sakė, kad pramonė dar nelabai susitarė dėl tinkamo laiko tam, taigi yra keli metai.
Apskritai, jis teigė dar nematantis mastelio keitimo pabaigos ir pažymėjo, kad „Intel“ tyrėjai ieško skirtingų sprendimų tranzistoriuose, raštuose, sujungimuose ir atmintyje. Jis sakė, kad pastaruoju metu buvo nemažai įdomių techninių dokumentų, susijusių su tokiais dalykais kaip III-V įtaisai (naudojantys skirtingas puslaidininkių medžiagas) ir T-FET (tunelių lauko efektų tranzistoriai), ir visada atsirasdavo kažkas įdomaus.
