Vienas iš svarbiausių šios savaitės tarptautinės kietųjų kūnų grandinių konferencijos (ISSCC) dalykų buvo diskusija apie tai, kaip pramonė sukurs procesorius, kurių bangos ilgis yra 10 nm ir mažesnis, ir ar tai padaryti bus ekonomiškai efektyvu.
„Intel“ vyresnysis bendradarbis Markas Bohras išsamiai aptarė diskusijų grupę, kurioje jis pakartojo „Intel“ įsitikinimą, kad Moore'io dėsnis - koncepcija, kad lusto tankis gali padvigubėti kiekvienoje paskesnėje kartoje - tęsiasi. Kaip anksčiau sakė „Intel“, Boras teigė manantis, kad jis gali gaminti lustus 10 nm ir net 7 nm ilgio, naudodamas esamas litografijos priemones, nors jis tikrai norėtų turėti kraštutinius ultravioletinių spindulių (EUV) litografijos įrankius, paruoštus naudoti 7 nm.
Svarbi jo mintis buvo ta, kad norint tęsti mastelio keitimą visada reikėjo naujų naujovių procesuose ir dizaine (pvz., Varinių jungčių, įtempto silicio, aukšto K / metalo lygio vartų ir „FinFET“ technologijos įdiegimas) ir kad norint tęsti toliau reikės naujovių. mastelis iki 10 ir 7 nm ir žemiau. Tačiau jis nepateikė jokios naujos informacijos apie proceso, medžiagų ar struktūros pakeitimus, kuriuos „Intel“ naudos naujuose mazguose.
Priešingai nei kai kurios paskelbtos ataskaitos, Boras iš tikrųjų nepatvirtino, kad „Intel“ 2016 m. Atsiųs 10 mln. Dalių. (Atsižvelgiant į tai, kad „Intel“ 2014 m. Pabaigoje išsiuntė savo pirmuosius 14 nm lustus, kitų metų pristatymas 10 nm atitiks įprastą dvejų metų proceso kadenciją. mazgai; kai paklausiau „Intel“ generalinio direktoriaus Briano Krzanicho, ar dvejų metų kadencija tęsis, jis sakė, kad „Intel“ tiki, kad taip gali būti.) „Intel“ 14 nm procesas vyko lėčiau, nei tikėtasi, ir nors Bohr teigė, kad jo 10 nm bandomoji linija rodo 50 proc. pralaidumas, palyginti su tuo, kai tuo pačiu metu buvo 14 nm, įmonė nenori tvirtai įsipareigoti.
Bohrui buvo aišku, kad jis tikisi, jog ne tik lustų didinimas išliks, bet ir toliau augant kiekvieno plokštelio pagaminimo kainai, užteks vis didesnio tranzistorių tankio, kad „Intel“ gamybos sąnaudos vienam tranzistoriui ir toliau mažės pakankamai, kad jis taptų toks. verta tęsti pleiskanojimą. Jis yra sakęs anksčiau, tačiau tai prieštarauja kai kurioms kitoms įmonėms, kurios skeptiškiau vertino savo mintis.
Jis atkreipė dėmesį, kad lusto projektavimo istorija apima vis daugiau ir daugiau integracijų, nes šiuolaikiniai „System-on-Chip“ (SoC) projektai dabar integruoja tokius dalykus kaip skirtingo lygio galia, analoginiai komponentai ir aukštos įtampos įvesties-išvesties sistemos. Ateitis gali pasiduoti 2, 5D lustams (kai atskiri štampai jungiami per vidinę paketo magistralę) ar net 3D lustams (kai per silicio vamzdelius ar TSV jungiami keli lustų štampai.) Jis sakė, kad tokios sistemos bus naudingos sistemai. integracija, bet skurdi dėl mažų išlaidų.
Boras sakė, kad 3D lustai su TSV iš tikrųjų neveikia didelio našumo procesoriuose, nes negalite gauti pakankamo TSV tankio ar susidoroti su šiluminėmis problemomis, o net mobiliuose SoC, kur tai techniškai įmanoma, nėra tikrai dar nebuvo naudojamas, nes tai reikalauja per daug išlaidų.
Kiti pardavėjai turėjo skirtingas perspektyvas, kaip jūs galite tikėtis.
Kinamas Kim, „Samsung Electronics“ prezidentas, atkreipė dėmesį, kad tankis - tranzistorių skaičius viename lusto plote - ir toliau didėjo.
Tačiau jis taip pat atkreipė dėmesį, kad artėjame prie teorinės ribos, esančios 1, 5 nm atstumu, ir kad naudojant EUV kartu su keturių ratų spausdinimu, teoriškai įmanoma pasiekti 3, 25 nm. Tačiau jis tikėjosi, kad ten pateks, pramonei reikės naujų įrankių, konstrukcijų ir medžiagų.
Pavyzdžiui, jis pasiūlė, kad „Samsung“ galėtų perkelti savo logikos gamybą iš „FinFET“ (kurią „Intel“ pradėjo gaminti prieš kelerius metus, o „Samsung“ tik pradėjo pristatyti) į „aplinkinių vartų“ ir „Nanowire“ kontaktus maždaug 7 nm atstumu, o po to - tunelinius FET. Tuo metu įmonė taip pat svarsto apie naujas medžiagas. Jis pažymėjo, kad DRAM ir NAND technologijos jau apima daug naujų funkcijų, įskaitant 3D gamybą.
Nors lyderiaujanti liejyklų TSMC nedavė konkrečios technologijos pristatymo, ji taip pat dirba su naujomis medžiagomis ir konstrukcijomis, nes šiais metais ruošiasi savo 16 nm gamybos plėtrai ir būsimiems mazgams.
Mane ypač domino šiek tiek kitoks požiūris į pramonės kryptis, kurias pateikė Sehat Sutardja, „Marvell Technology Group“ generalinis direktorius.
Jis skundėsi, kad „kaukės“ (lusto sukūrimo šablono) sukūrimo išlaidos kiekvienai kartai padidėjo daugiau nei dvigubai ir kad dabartiniais įkainiais iki 2018 m. Ji gali gauti iki 10 mln. USD. Dėl šių kaukių išlaidų ir Anot jo, moksliniai tyrimai ir plėtra yra naudinga tik tada, kai dabartinė „FinFET“ technologija yra tinkama, jei visas lusto naudojimo laikas bus labai didelis - 25 milijonai ar daugiau. Tačiau rinka yra tokia susiskaldžiusi, kad daugumai bendrovių sunku turėti pakankamai didelę apimtį.
Sutardja teigė, kad dabartiniai mobilieji „SoC“ turi „per daug integracijos mūsų pačių labui“, pažymėdami, kiek funkcijų yra integruotos į mobilųjį lustą (pvz., „Southbridge“ I / O jungtims, „Wi-Fi“ ir „Bluetooth“ jungiamumo parinktis, ir modemas) vis dar nėra integruoti į stalinių ir nešiojamųjų kompiuterių procesorius.
Vietoj to, jis pasiūlė pramonei pereiti prie to, ką jis pavadino „MoChi“ („Modular Chip“), kuri apims „Lego“ panašią koncepciją sujungti atskirus komponentus į „virtualų SoC“. Tai, pasak jo, leis atskirti skaičiavimo ir neskaičiavimo funkcijas, kai procesoriaus ir GPU funkcijos bus gaminamos pažangiausiuose mazguose, o kitos funkcijos bus skirtinguose, pigesniuose mazguose. Šie komponentai bus sujungti per jungtį, kuri bus AXI magistralės plėtinys. Tai įdomi idėja, ypač mažesniems pardavėjams, nors tikriausiai daugeliui kompanijų reikės įsitraukti į laivą, kad tai taptų perspektyviu standartu.
Niekada nebuvo lengva pereiti prie naujesnių ir geresnių mikroschemų, tačiau dabar atrodo sunkiau, nei buvo, ir be abejo, brangesnės. Rezultatas gali būti mažesnis konkurentų skaičius ir ilgesnis laiko tarpas tarp mazgų, tačiau vis tiek atrodo, kad lusto didinimas bus tęsiamas.
