Moore'o įstatymas pereinamuoju laikotarpiu

Jei mums kada nors prireiktų patvirtinimo, kad pereiti prie kito Moore'o įstatymo žingsnio tapo sunkiau, „Intel“ praėjusią savaitę paskelbtas pranešimas, kad jo 10 nm lustai bus atidėti iki 2017 m. Antrosios pusės, atrodo, įrodė. Tačiau paskutiniai praėjusios savaitės „Semicon West“ konferencijos pranešimai apie kitų bendrovių barzdaskučius rodo, kad pranešimai apie įstatymo mirtį buvo smarkiai perdėti.

„Intel“ generalinis direktorius Brianas Krzanichas paskelbė, kad vėluoja 10 nm per bendrovės antrąjį ketvirtį. Anksčiau lustų buvo tikimasi sulaukti kitų metų pabaigoje arba 2017 m. Pradžioje. Tuo tarpu antroji bendrovės 14 nm linija - šeštosios kartos „Core“ procesorius, žinomas kaip „Skylake“ - buvo kvalifikuota ir turėtų pradėti gabenti šį ketvirtį (įvedus pirmąjį „14 nm“ produktų, vadinamų „Broadwell“, viena versija - praėjusių metų pabaigoje ir plačiau šių metų pradžioje). Anot Krzanicho, čia bus dar viena 14 nm lustų šeima, vadinama „Kaby Lake“, pastatyta naudojant „Skylake“ architektūrą su tam tikrais efektyvumo patobulinimais, kuri turėtų pasirodyti 2016 m. Antroje pusėje, o pirmasis 10 nm ilgio produktas, žinomas kaip „Cannonlake“, dabar bus pristatytas antroji 2017 m. pusė.

Prisiminkite, kad perėjimas nuo 22nm iki 14nm taip pat buvo atidėtas, o Krzanichas kaip vėlavimo priežastį nurodė litografijos sunkumus ir kelių modeliavimo žingsnių, reikalingų pereinant prie kiekvieno naujo mazgo, skaičių. Jis pažymėjo, kad „Intel“ daro prielaidą, kad 10 nm lustai nebus gaminami naudojant kraštutinę ultravioletinės litografijos (EUV) technologiją, todėl tai yra ilgiausias mikroschemų gaminimo laikotarpis, neperjungiant tobulesnės litografijos formos.

Apskritai, pasak jo, „Intel“ dabar daro prielaidą, kad tarp proceso mazgų praeis 2, 5 metų (atkreipkite dėmesį, kad „Intel“ pirmąsias 22 nm ilgio „Ivy Bridge“ lustas išsiuntė 2012 m. Pradžioje).

Krzanichas teigė, kad „Intel“ pereinant nuo 10 nm iki 7 nm, jie „visada stengsis grįžti į dvejus metus“ tarp mazgų. Ir jis sakė, kad „Intel“ priims EUV brandą, medžiagų mokslo pokyčius ir produkto sudėtingumą, kai priims sprendimą dėl laiko.

TSMC pakartoja 10 nm 2017 m. Pradžioje

Jei viskas, kas rodo Moore'o įstatymą, lėtėja, žinios apie puslaidininkių liejyklas, gaminančias lustus fiktyvių puslaidininkių įmonėms, tokioms kaip „Qualcomm“, „MediaTek“ ir „Nvidia“, rodo, kad viskas paspartėja. O bent jau, kad jie šiek tiek užpildo spragą su „Intel“.

Didžiausia pasaulyje liejykla „Taiwan Semiconductor Manufacturing Corp.“ (TSMC) teigė, kad 2017 m. Pirmąjį ketvirtį ketina išsiųsti 10 nm. TSMC pranešė, kad antrąjį ketvirtį pradėjo gaminti savo pirmuosius 16 nm „FinFET“ procesorius. mėnuo. (Tai reiškia, kad siuntos siunčiamos TSMC klientams, o ne galutiniams vartotojams; mes dar nematėme tokio lusto, išsiųsto į galutinį produktą, nors mes tikimės, kad per artimiausius kelis mėnesius.)

„TSMC“ generalinis direktorius Markas Liu teigė, kad 10 nm procesas eina į priekį su realiu produktų išsiuntimu 2017 m. Pradžioje. Jis teigė, kad 10 nm dalys bus 15% greitesnės tuo pačiu visu galingumu arba sunaudos 35% mažiau energijos tuo pačiu greičiu, o daugiau nei dvigubai didesnis nei 16 nm vartų tankis.

Jei visa tai įvyks, produktai, pagaminti naudojant TSMC 10 nm procesą, galėtų patekti į rinką maždaug po ketvirtadalio anksčiau nei tie, kurie buvo gaminami naudojant „Intel“ 10 nm procesą, o tai būtų didelis įvykis pramonėje. Tačiau atkreipkite dėmesį, kad TSMC praeityje paskelbė vėlavimą: kiek daugiau nei prieš metus ji teigė, kad tikisi, jog 2015 m. Pabaigoje bus pradėta gaminti 10 nm ilgio rizika, ir cituoja agresyvesnius greičio ir galios tikslus.

Tuo tarpu kita didžiausia moderniausių lustų liejykla „Samsung“ pareiškė, kad iki 2016 m. Pabaigos pradės masinę 10 nm lustų gamybą. „Samsung“ šiais metais savo „Galaxy S6“ telefonuose pristatė savo pirmąjį 14 nm „FinFET“ gaminį - „Exynos 7 Octa“. Tai įvyko tik šiek tiek po pirmųjų „Intel“ 14 nanometrų apimties siuntų (nors abu procesai šiek tiek skiriasi), tai didelis pokytis nuo eros, kai „Intel“ ilgą laiką vadovavo procesų technologijai.

„Samsung“ taip pat suteikė licenciją savo 14 nm technologijai bendrovei „GlobalFoundries“, kuri teigė, kad vėliau šiais metais planuojama padidinti 14 nm technologiją. „GlobalFoundries“ klientų tarpe yra „AMD“, kuri teigia, kad per 2016 metus planuoja įdiegti 14 nm „FinFET“ technologiją įvairiuose produktuose, o neseniai įsigijo IBM lustų gamybos verslą.

„GlobalFoundries“ siūlo 22 nm FD-SOI

„GlobalFoundries“ taip pat planuoja pasiūlyti kitokį sprendimą, pavadintą 22 nm FD-SOI (visiškai išeikvotas silicio izoliatorius), paskelbta praėjusią savaitę. Šiame procese naudojami įprastiniai plokštieji tranzistoriai, o ne 3D FinFET, tačiau čia jie yra gaminami ant kitokio tipo plokštelių, vadinamų SOI. „GlobalFoundries“ tvirtina, kad laikantis šio požiūrio, palyginamosiomis sąnaudomis (ir daug mažesnėmis sąnaudomis nei 14 nm ilgio „FinFET“, reikalaujančių daug daugiau leidimų naudojant 193 nm panardinimo litografiją), gali būti gaunami lustai, užtikrinantys geresnį našumą ir mažesnę galią nei dažniausiai naudojamas 28 nm plokštuminis procesas. „GlobalFoundries“ sako, kad šis procesas lemia 20% mažesnį štampo dydį, palyginti su 28 nm.

Nors „fab“ sako, kad „FinFET“ suteikia daugiau našumo ir yra reikalingi kai kuriose programose, jis mano, kad naujasis procesas taip pat tinka pagrindinėms mobiliųjų, daiktų interneto, RF ir tinklų rinkoms. Palyginti su 14 nm „FinFET“ produktais, „GlobalFoundries“ sako, kad šiam procesui reikia beveik 50% mažiau panardinamosios litografijos sluoksnių, o tai sumažins sąnaudas.

„Samsung“ taip pat planuoja FD-SOI pasiūlymą, nors 28 nm.

Toliau pasroviui IBM ir jos partneriai neseniai paskelbė, kad laboratorijoje gamina 7 nm bandomąsias lustas, nors, žinoma, tarp laboratorijos ir apimties gamybos yra daug kelio.

„Semicon West“ rodo naujus įrankius

Lustų gaminimo ateitis taip pat buvo tema praėjusią savaitę vykusioje konferencijoje „Semicon West“, kurioje puslaidininkių gamybos įrangos gamintojai aptarė pažangą, padarytą kuriant naujas technologijas.

Atrodo, kad logikos gairėse yra bendras sutarimas, nors laikas nėra aiškus. Kitas žingsnis greičiausiai bus perėjimas prie alternatyvių medžiagų, ypač naujų kanalų medžiagų (tokių, kaip IBM naudoja savo 7 nm bandymo mikroschemoje), tokių kaip silicio germanis (SiGE) ir indio galio arsenidas (InGaAs). Manoma, kad tokios medžiagos pratęs „FinFET“ dizainų naudojimą dar porą kartų, o tada pramonė gali pereiti prie naujos tranzistoriaus struktūros, galbūt prie visų tranzistorių, kartais vadinamų nanolaidais, kažkur aplink 5 nm mazgą.

Litografijos srityje ASML teigė, kad jos tikslas - EUV įranga - 1 000 vaflių per dieną, jei prieinamumas 50%, ir taip pat reikalaujama, kad EUV būtų pasirengusi 7 nm gamybai, nors ji bus naudojama tik gal nuo 5 iki 10 kritinių sluoksnių. ir 193 nm litografija vis tiek atliks didžiąją dalį darbo. Anksčiau paskelbęs, kad bevardis JAV klientas, kurį beveik visi stebėtojai laikė „Intel“, sutiko nusipirkti 15 EUV litografijos įrankių, ASML patvirtino, kad „Intel“ iš tikrųjų įsigijo šešias sistemas, iš kurių dvi bus pristatytos šiais metais.

Nors dauguma Moore'o įstatymo diskusijų buvo apie loginius lustus, reikia pažymėti, kad atminties lustai taip pat yra pereinamojo laikotarpio metu. DRAM susitraukimai dramatiškai sulėtėjo. Daugelis kūrėjų dabar pereina prie 20 nm DRAM, galbūt liko dar viena ar dvi kartos. Bet kokie tolesni tankumo ar sąnaudų pokyčiai turės atsirasti dėl papildomų gamybos pajėgumų, didesnių plokštelių dydžių (450 mm), 3D lustų kaupimo (hibridiniai atminties kubai) arba galbūt naujo tipo atminties, tokios kaip MRAM.

NAND „flash“ atmintyje situacija yra šiek tiek kitokia. NAND „flash“ atmintis jau yra mažesnė nei 20 nm, ir, kaip ir DRAM, jos erdvės pritrūksta kur kas toliau, tačiau šiuo atveju yra aiški alternatyva. Karšta tema yra „3D NAND“, kuriai naudojami keli atminties elementų sluoksniai, pagaminti iš labai plonų, vienodų plėvelių. Atskirų elementų elementų dydžiai nebereikia būti tokie maži (jie atsipalaiduoja iki maždaug 40-50 nm), tačiau tankis ir toliau didėja - potencialiai iki 1 terabitų ant lusto - pridedant daugiau sluoksnių. Litografija yra daug lengvesnė, tačiau tam reikalingi tobulesni atominio lygio įrankiai, skirti šiems atminties masyvams kaupti ir išgraviruoti.

„Samsung“ jau gamina apimtį, o jos antrosios kartos 3D NAND su 32 sluoksniais gali supakuoti iki 128 GB (16 GB) viename luste. Šią savaitę „Samsung“ paskelbė naujos kartos 6Gbps įmonių SSD, kurios gali išsaugoti iki 3.86TB duomenų 2, 5 colio formos koeficientu, naudodamos šias 128Gb lustus. Tikimasi, kad tiek „Micron“ / „Intel“ aljansas, tiek „SK Hynix“ šiemet pradės masinę 3D NAND gamybą. „Micron“ ir „Intel“ teigia, kad jų oro tarpų technologija leis jiems gaminti tankesnius lustus, pradedant nuo 256 Gb ir 384 Gb, o „SK Hynix“ planuoja naudoti 36 sluoksnius, o kitąmet - 48 sluoksnius, kad būtų galima išmatuoti tankį. „Toshiba“ ir „SanDisk“ paseks kažkada kitais metais. „Semicon West“ įrangos įmonės teigė, kad perėjimas prie 3D NAND vyksta greičiau, nei tikėtasi, o kai kuriais skaičiavimais, iki šių metų pabaigos 15 proc.